Mos Transistorlu Kazancı Ayarlanabilir Kuvvetlendiricilerin Tasarımı Üzerine Çalışmalar

Abstract

Bu tezde, MOS transistorlu Kazancı Ayarlanabilir Kuvvetlendirici devrelerinin tasarımı üzerine çalışılmıştır. MOS transistorlu Kazancı Ayarlanabilir Kuvvetlendirici devrelerinin tasarımında sözde eksponansiyel fonksiyonlar ve Taylor serisi fonksiyonlar kuvvetli evirtim bölgesinde çalışılan durumlarda tercih edilmektedir. Bu tercih, kuvvetli evirtim bölgesindeki transistorların eksponansiyel davranışa sahip olmaması sebebiyledir. Diğer taraftan, zayıf evirtim bölgesinde çalışan transistorlar eksponansiyel davranış sergilemekle birlikte bant genişliği performanslarının çok düşük olmasından dolayı büyük bir dezavantaj sergilerler. Bu sebeple, Kazancı Ayarlanabilir Kuvvetlendirici devre tasarımında kuvvetli evirtim bölgesinde çalışan transistorlar genelde tercih edilmektedir. İlk olarak literatürdeki genel yaklaşıma uygun bir şekilde, sözde eksponansiyel kazanç kontrolü tekniği kullanılarak tasarımlar yapılmıştır. Daha sonra, sözde eksponansiyel fonksiyonlar veya Taylor serisi fonksiyonu yaklaşımı kullanılmadan, kazanç transistoru kuvvetli evirtimde çalışan ve kazanç kontrolü eksponansiyel olarak yapılabilen Kazancı Ayarlanabilir Kuvvetlendirici tasarımları yapılmıştır. Böylece, mevcut genel yaklaşımdan farklı yeni bir yaklaşım ve bu yaklaşıma göre tasarlanmış yeni bir devre yapısı tasarlanmış ve 0.35μm ile 65nm proseslerinde ayrıntılı bir şekilde incelenmiştir. Literatürdeki genel yaklaşıma uygun olarak, Bölüm 2.1.1 ve 2.1.2'de, 0.35μm prosesinde sözde eksponansiyel fonksiyonların kullanıldığı uygulamalar üzerine çalışılmıştır. Bölüm 2.2'de, sözde eksponansiyel fonksiyonlar, Taylor serisi, vb. fonksiyon yaklaşımları kullanılmadan yapılan çalışmalar verilmektedir. Bu kapsamda, yeni yaklaşımla tasarlanan devrenin 0.35μm ve 65nm prosesler için ayrıntılı incelemeleri yapılmıştır. Tasarlanan devreler karşılaştırıldığında; sözde eksponansiyel fonksiyon yaklaşımı kullanılmadan 0.35μm prosesinde yapılan tasarımın, sözde eksponansiyel fonksiyon kullanılarak 0.35μm prosesinde yapılan tasarımlara göre daha geniş bant genişliği ve kazanç aralığı sunduğu görülmektedir. Diğer taraftan, sözde eksponansiyel fonksiyon yaklaşımı kullanılmadan 65nm prosesinde yapılan tasarımların, sözde eksponansiyel fonksiyon kullanılarak 0.35μm prosesinde yapılan tasarımlarla aynı düzeyde kazanç değişim aralıkları verdikleri, bant genişliği ve güç tüketimi açısından ise çok daha iyi başarımlar sağladıkları görülmektedir.In this thesis, the design of Variable Gain Amplifier circuits with MOS transistors is studied. In the design of MOS transistor Variable Gain Amplifier circuits, pseudo exponential functions and Taylor series functions are preferred when working in the strong inverting region. This preference is due to the fact that transistors in the strong invertion region do not have exponential behavior. On the other hand, transistors operating in the weak invertion region exhibit exponential behavior but suffer from the disadvantage of very low bandwidth performance. For this reason, transistors operating in the strong invertion region are generally preferred in Variable Gain Amplifier circuit design. First, in accordance with the general approach in the literature, designs are made using the pseudo-exponential gain control technique. Then, without the use of pseudo-exponential functions or Taylor series function approach, the designs of a Variable Gain Amplifier, whose gain transistor operates in the strong invertion region and whose gain control can be done exponentially, were made. Thus, a new approach different from the general approach in the literature and a new circuit structure designed according to this approach has been designed and analyzed in detail in 0.35μm and 65nm processes. Following the general approach in the literature, in Sections 2.1.1 and 2.1.2, applications using pseudoexponential functions in the 0.35μm process are studied. In Section 2.2, studies without using function approximations such as pseudo exponential functions, Taylor series, etc. are presented. In this context, the circuits designed with the new approach are analyzed in detail for 0.35μm and 65nm processes. When the designed circuits are compared, it is seen that the design made in the 0.35μm process without using the pseudo-exponential function approximation offers wider bandwidth and gain range than the designs made in the 0.35μm process using the pseudo exponential function. On the other hand, the 65nm process designs without the pseudo exponential function approximation give the same range of gain variation as the 0.35μm process designs using the pseudo-exponential function, and much better performance in terms of bandwidth and power consumption.